Method of forming contacts of semiconductor memory device

반도체 메모리장치의 콘택 형성방법

Abstract

PURPOSE: A method for forming a contact in a semiconductor memory device is provided to improve cell efficiency and to minimize a contact size in a peripheral region by improving the step-coverage between a cell region and the peripheral region without CMP. CONSTITUTION: A storage node contact hole for exposing a desired portion of a cell region and the first contact hole for exposing a desired portion of a peripheral region are simultaneously formed by sequentially forming and patterning the first nitride layer(2) and an etch stopper. A storage node contact and the first contact layer(3) are formed by filling a conductive layer into the storage node contact hole and the first contact hole. By forming and selectively etching the second insulating layer on the resultant structure, the second contact hole is formed. A storage node(7) and the second contact layer(6) are simultaneously formed in the cell and peripheral region, respectively. An upper electrode(8) is formed on the storage node(7). After forming the third insulating layer(9) on the resultant structure, contact holes are formed to expose the upper electrode(8) and the second contact layer(6) by selectively etching the third insulating layer(9).
본 발명은 셀지역과 주변회로지역으로 이루어진 반도체기판상에 제1질화막과 식각저지막을 차례로 형성하는 단계와, 상기 제1절연막 및 식각저지막을 선택적으로 식각하여 상기 셀지역의 소정부분을 노출시키는 스토리지노드 콘택홀과 상기 주변회로지역의 소정부분을 노출시키는 제1콘택홀을 동시에 형성하는 단계, 상기 스토리지노드 콘택홀 및 제1콘택홀 내에 도전물질을 매립하여 셀지역과 주변회로지역에 각각 스토리지노드 콘택과 제1콘택층을 형성하는 단계, 기판 전면에 제2절연막을 형성하는 단계, 상기 제2절연막을 소정패턴으로 패터닝하여 셀지역의 상기 스토리지노드 콘택을 포함한 소정 부위를 개방함과 동시에 주변회로지역의 상기 제1콘택층을 노출시키는 제2콘택홀을 형성하는 단계, 상기 패터닝된 제2절연막상에 커패시터 스토리지노드용 도전물질을 증착하여 셀지역에는 상기 스토리지노드 콘택과 연결되는 커패시터 스토리지노드를 형성함과 동시에 주변회로지역에는 상기 제2콘택홀내에 스토리지노드용 도전물질을 매립하여 상기 제1콘택층과 연결되는 제2콘택층을 형성하는 단계, 상기 형성된 스토리지노드 상에 유전막을 개재하여 커패시터 상부전극을 형성하는 단계, 기판 전면에 제3절연막을 형성하는 단계 및 상기 제3절연막을 선택적으로 식각하여 셀지역의 커패시터 상부전극 소정부분과 주변회로지역의 제2콘택층을 노출시키는 금속 콘택홀을 형성하는 단계를 포함하여 이루어지는 반도체 메모리장치의 콘택 형성방법을 제공한다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    KR-100800823-B1February 04, 2008동부일렉트로닉스 주식회사Method for forming via hole of semiconductor device with mim type capacitor