반도체 소자의 정전기 방지 구조

Structure of esd protection in semiconductor device

Abstract

PURPOSE: A structure for protecting electrostatic of semiconductor devices is provided to improve ESD(ElectroStatic Discharge) property by preventing edge portions of an active region from focusing of electric field. CONSTITUTION: An active region(33) is formed at a predetermined portion of a semiconductor substrate. A gate electrode line(11) is intersected to the active region(33). A source and drain contact(22) are formed in the active region(33) of both sides of the gate electrode line(11). At this time, the source and drain contact(22) formed in the edge portions of the active region(33) are long spaced from the gate electrode line(11) compared to the center portions of the active region(33).
본 발명은 액티브 에지부의 소스/드레인 콘택을 모스 트랜지스터의 게이트로부터 멀리 형성하여 전계를 감소시킴으로써, 액티브 에지부에 정전기 방전시 전계가 먼저 집중되는 것을 방지할 수 있어 정전기 방전(ESD) 특성을 향상시킬 수 있는 반도체 소자의 정전기 방지 구조에 관한 것이다. 이를 위한 본 발명의 반도체 소자의 정전기 방지 구조는 반도체 기판; 반도체 기판의 예정된 영역에 형성되는 액티브 영역; 상기 액티브 영역을 횡단하도록 배치되는 게이트 전극 라인; 상기 게이트 전극 라인 양측의 액티브 영역에 각각 형성되는 소스/드레인 콘택을 구비하며, 상기 소스/드레인 콘택은 상기 액티브 영역의 에지부로 갈수록 상기 게이트 전극 라인과 점점 멀어지도록 형성된 것을 특징으로 한다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    KR-101128884-B1March 26, 2012주식회사 하이닉스반도체Anti fuse of semiconductor device