RF Reset and Clock Generator of Combi Card

콤비 카드의 rf 리셋과 클럭 생성기

Abstract

본 발명은 콤비 카드(combi card)의 RF 리셋과 클럭 생성기에 관한 것으로, 보다 상세하게는 리더기와의 RF 통신 시 리더기의 RF 신호를 받아 리셋과 클럭 신호를 생성하고 콤비 카드의 내부 CPU에 입력하는 콤비 카드의 RF 리셋과 클럭 생성기에 관한 것이다. 본 발명에 따른 콤비 카드의 RF 리셋과 클럭 생성기는 콤비 카드의 AFE에서 생성된 클럭 신호를 받아 출력을 다른 D 플립플롭의 클럭 신호로 인가하는 D 플립플롭과, 상기 D 플립플롭의 출력 신호를 클럭 신호로 받고, 상기 AFE에서 생성된 리셋 신호와 RF 동작을 검출하는 신호를 논리 조합한 신호를 SDN 신호로 받으며, 출력 신호를 다음 D 플립플롭의 입력 신호로 인가하는 D 플립플롭의 체인과, 상기 D 플립플롭의 체인의 출력 신호와 출력 반전 신호를 입력 받고, 상기 AFE에서 생성된 리셋 신호와 RF 동작을 검출하는 신호를 논리 조합한 신호를 SEL 신호로 받아 출력 신호를 상기 D 플립플롭의 입력으로 인가하는 멀티플렉서와, 상기 D 플립플롭의 체인의 출력 신호와 출력 반전 신호를 논리 조합한 신호를 입력 신호로 받고, 상기 D 플립플롭의 출력 신호를 클럭 신호로 받아 출력을 논리 조합하여 내부 CPU의 클럭 신호와 리셋 신호를 출력하는 D 플립플롭 체인으로 구성되어 사용자가 콤비 카드를 리더기에 갖다 대는 시간이 달라도 안정적인 리셋 구간을 확보할 수 있고, 리셋과 클럭의 동기성으로 동작의 신뢰성이 생기는 효과가 있다.
PURPOSE: A RF(Radio Frequency) reset and clock generator is provided to receive an RF signal from a card reader, and to generate a reset and a clock signal, and to input the generated signal to an inner CPU. CONSTITUTION: The device comprises a D flipflop(10), one D flipflop chain(12-18), a multiplexor, and the other D flipflop chain(119, 120). The D flipflop(10) receives a signal, AFE_17, as a clock signal from an AFE(Analogue Front End), and outputs the signal as a clock signal to the D flipflop chain(12-18), comprising a plurality of D flipflops. The chain(12-18) receives a signal combined with signals, AFE_POR and P15, as an SDN signal, and transmits an output as a clock signal for the next comprised flipflop device. The multiplexor receives an output signal and its inversed signal from the flipflop chain(12-18), receives a signal logically combined with signals, AFE_POR and P15, as a SEL signal from the AFE, and transmits an output signal to the first D flipflop of the D flipflop chain(12-18). The D flipflop chain(119, 120) receives a signal logically combined with the output signal and its inversed signal from the D flipflop chain(12-18), receives the output signal of the D flipflop(10) as a clock signal, and outputs signals, AFE_CLK and AFE_RST.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle