method for fabricating gate of flash memory

플레쉬 메모리의 게이트 형성방법

Abstract

본 발명은 콘트롤게이트(control gate)의 프로파일을 적절히 조절하여 이 후의 공정에서 발생되는 보이드(void) 및 유전체층의 손상 등을 방지할 수 있는 플레쉬 메모리(flash memory)의 게이트 형성방법에 관해 개시한다. 개시된 본 발명의 플래쉬 메모리의 게이트 형성방법은 반도체기판 상에 제 1도전층, 절연층, 제 2도전층 및 제 3도전층을 순차적으로 형성하는 공정과, 기판 상에 콘트롤게이트 형성영역이 정의된 제 1마스크패턴을 형성하는 공정과, 제 1마스크패턴을 이용하여 제 3도전층 및 제 2도전층을 각각 식각하여 포지티브하고 버티칼한 프로파일을 가진 콘트롤게이트를 형성하는 공정과, 제 1마스크패턴을 제거하는 공정과, 플로팅게이트 형성영역이 정의된 제 2마스크패턴을 이용하여 절연층 및 제 1도전층을 식각하여 유전체층 및 플로팅게이트를 형성하는 공정을 포함한다.
PURPOSE: A gate formation method of a flash memory is provided to prevent voids and a damage of a dielectric film by controlling a profile of a control gate. CONSTITUTION: A first conductive layer, an insulating layer, a second and third conductive layer are sequentially formed on a semiconductor substrate(200) having a gate oxide layer(202). By using a first mask pattern for defining a control gate formation region, a control gate(230) having a positive and a vertical profile is formed by selectively etching the third and second conductive layer. After removing the first mask pattern, a dielectric film(207) and a floating gate(240) are formed by sequentially etching the insulating layer and the first conductive layer using a second mask pattern for defining a floating gate formation region.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (2)

    Publication numberPublication dateAssigneeTitle
    KR-100953021-B1April 14, 2010주식회사 하이닉스반도체반도체 소자의 게이트 패턴 형성방법
    KR-20160124471-AOctober 28, 2016정재근자물쇠